南京派易晟電子科技有限公司

Nanjing PiYS Electronic Technology CO.,LTD

> - -國產平臺系列- -

多功能雷達信號處理單元

1 概述

多功能雷達信號處理單元采用多路高速ADC、高速DAC、FPGA+多核DSP硬件架構，可實現6通道中頻/基帶信號高速采樣、任意中頻調制信號產生、雷達定時/TR組件控制信號產生、頻綜接收機控制、管理波控單元、100M/1000M以太網通信、低旁瓣脈壓、MTD、恒虛警檢測、目標識別、點跡凝聚、終端控制指令分發及上報等功能。內置北斗定位定向模塊獲取雷達的方位、位置、時間等信息，提供傾斜儀、方位伺服等外設通信接口，可應用于體積、重量、功耗嚴格約束的一維/兩維有源相控陣脈沖壓縮雷達、一維相掃寬帶線性調頻連續波雷達的高速實時信號處理。

2 技術性能

2.1系統組成

信號處理單元采用多通道高速采樣+K7 FPGA+多核DSP+高速DAC硬件架構，硬件電路組成框圖如圖1所示。主要由6路中頻/基帶信號采樣電路、采樣時鐘產生電路、DAC時鐘產生、FPGA及其擴展電路、2組獨立讀寫的DDR3存儲器、FPGA擴展的4個串口、高速DAC及外圍電路、定時控制信號產生及驅動、6678多核 DSP及其擴展電路、DSP時鐘電路、100M/1000M以太網、DSP的RS485擴展、DSP與FPGA間的EMIF接口、SRIO接口、GPIO接口、供電電源、光纖接口等部分組成。

多功能雷達信號處理單元

2.2主要功能

2.2.1定時、控制信號產生

根據終端的控制指令產生雷達系統正常工作的PRI、CPIB、CPIE等定時信號，TP（TR組件發射使能）、TR（TR組件接收使能）、TRSW（TR組件收發控制信號）、接收機增益控制、CAL（頻綜校準控制信號）、校準口I/校準口II選擇、SYNC（模擬目標產生觸發信號）等控制信號，并將定時控制信號驅動隔離后輸出給波控板。

2.2.2發射中頻調制信號產生

產生滿足技術性能要求的脈沖中頻調制信號或寬帶中頻線性調頻連續波信號。

2.2.3提供多種通信接口

提供10M/100M以太網口或RS485通信口實現與數據處理終端的雙向通信，接收終端的控制指令報文、發送目標報告報文給終端。

提供RS232接口與傾斜儀通信，接收傾斜儀的俯仰、翻滾信息報文，解析俯仰信息發送給終端。

提供RS232接口與定位定向模塊通信，接收定位、定向及時間報文。

提供RS232接口與尋北儀/方位伺服通信，接收方位信息。

2.2.4具備時戳產生功能

利用定位定向模塊的秒脈沖、信號處理單元產生的ms時戳數據和北斗基準時間生成目標時間信息。

2.2.5 FPGA與DSP間具備多種數據接口

FPGA與DSP間具有SRIO接口、EMIF接口、GPIO接口。

2.2.6時鐘產生

利用外部輸入高穩定時鐘產生ADC、DAC、FPGA的工作時鐘。

2.2.7供電電源產生

利用外部輸入+12V電源產生信號處理正常工作的各種工作電源。

2.2.8波控碼計算及分發

解析終端控制指令的方位/俯仰波束駐留指令，計算有源陣面的發射相位碼、接收幅相碼（發射波束不進行幅度加權），并進行幅、相補償后發送給波控板。

2.2.9多通道中頻信號采集及下變頻

可對6路中頻輸入信號進行高速同步采樣、數字下變頻處理，輸出6路基帶信號供后續的DBF、多通道脈壓、MTD等處理。

2.2.10基帶信號的實時處理

對和、方位差、俯仰差波束的基帶信號或4個子陣的基帶信號進行DBF、脈壓、相參積累等實時信號處理，并將和、方位差、俯仰差全程距離單元的功率譜數據通過SRIO接口傳輸給DSP。

2.2.11目標檢測

根據當前CPI的信號處理指令，完成目標恒虛警檢測、高精度測速、方位/俯仰和差波束測角、點跡凝聚、強目標干擾剔除等處理。

2.2.12干擾識別

利用檢測出目標的時域和頻域數據提取特征，進行干擾識別、剔除。

2.2.13環境溫度測量及控制

具備環境溫度測量及風扇控制功能，當環境溫度高于20℃時控制本板及系統的風扇開啟，低于20℃時關斷本板及系統風扇。

2.2.14故障檢測

具備故障自檢和工作狀態監視功能，并將其它分系統的故障信息上報給終端。

2.2.15 TR組件收發通道測量

利用TR組件收發通道測量、測試程序，完成發射、接收通道的幅相特性測量，并生成不同頻點的幅、相校正系數。

2.2.16接收方向圖測量功能

可實現接收方向圖測量功能，利用接收方向圖測試程序測量方位和、差方向圖，俯仰和、差方向圖。

2.2.17管理外擴設備

管理外部擴展的傾斜儀、尋北儀/方位伺服等設備。

2.3主要性能

2.3.1接口

a) 光纖通信接口：單通道雙向光纖，傳輸速率10Gbps。

b) 以太網：1個100M/1000M以太網。

c) 串行口：DSP提供1個串口，FPGA擴展到DSP的串口4個。

d) 1個波控板接口（含電源、RS422通信口、控制信號等）。

e) 1個頻綜收發組件接口。

f) 輸入電源接口1個。

g) 8位測試信號輸出口1個。

h) 高穩定時鐘輸入口1個。

i) 6個中頻/基帶輸入信號接口。

j) 1個中頻調制信號輸出接口。

k) 兩個北斗天線接口。

l) FPGA、DSP調試口、電源編程口各1個；

m) 1個傾斜儀接口；

n) 1個尋北儀/方位伺服接口。

2.3.2 FPGA存儲器擴展

2組獨立讀寫DDR3存儲器，每組容量為256M×32bit，讀寫時鐘頻率：≥1066MHz。

2.3.3 DSP存儲器擴展

DSP擴展256M×64bit DDR3存儲器，讀寫時鐘頻率：≥1066MHz。

2.3.4 FPGA與DSP間接口

a）一組SRIO接口；

b）EMIF接口；

c）GPIO接口。

2.3.5 FPGA與DSP間的SRIO

通道數：4；

傳輸速率：3.125Gbps。

2.3.6外部輸入時鐘

頻率：120MHz；

功率：10dBm ±1dBm；

輸出阻抗：50Ω；

信號形式：正弦波。

2.3.7輸出中頻調制信號

a）中頻頻率：510MHz/1800MHz（可根據用戶需要定制）；

b）信號帶寬：30MHz/150MHz（可根據用戶需要定制）；

c）信號形式：脈沖調制信號/線性調頻連續波；

d）輸出信號功率：0dBm±1dBm；

e）輸出阻抗：50歐姆；

f）諧波：≤-30dBc；

g）雜散抑制（帶外）：≥50dB。

2.3.8中頻輸入信號及采樣

a）輸入信號通道數：6路；

b）中頻頻率：510MHz；

c）輸入信號功率：≤10dBm；

d）輸出阻抗：50歐姆；

e）ADC采樣頻率：≥120MSPS；

f）ADC分辨位數：≥14位；

g）ADC有效分辨位數（ENOB）：≥11位。

2.3.9供電及功耗

a）供電電源：+12V±1V；

b）功耗： ≤ 20W。

2.3.10重量

≤ 340g（含散熱板、風扇）。

2.3.11散熱方式

自然散熱。

2.4接口

對外接口如表1所示。